OR-AND-Invert

OR-AND-Invert-Gatter (abgekürzt OAI-Gatter) sind eine Kombination von Logikgattern, die aus einem oder mehreren ODER-Gattern gefolgt von einem NAND-Gatter bestehen. Sie lassen sich in Logikfamilien wie CMOS oder TTL mit wenig Aufwand als gemischtes Gatter realisieren.^[1] Sie sind dual zu den AND-OR-Invert-Gattern.

Die mit einem OAI-Gatter realisierte Funktion entspricht der negierten Product-of-Sums-Formulierung von booleschen Funktionen. ${\displaystyle n}$ Gruppen mit ${\displaystyle m_{i}}$, ${\displaystyle m_{i}\geq 1,i=1\ldots n}$ Eingangssignalen werden mit ODER verknüpft. Diese Werte werden dann mit einem NAND-Gatter mit ${\displaystyle n}$ Eingängen verknüpft.

Ein 2-1 OAI-Gatter realisiert die Funktion

${\displaystyle Y={\overline {(A\lor B)\land C}}}$

mit der Wahrheitstabelle

OAI-Gatter können in CMOS effizient als gemischte Gatter implementiert werden. Ein Beispiel zeigt die folgende Abbildung.^[2]

Commons: OR-AND-Invert – Sammlung von Bildern, Videos und Audiodateien

1. ↑ P. Fischer: Aussagenlogik und Gatter. (PDF) Universität Heidelberg, abgerufen am 21. Januar 2024. 
2. ↑ Norman Hendrichs: CMOS OAI31 or-and-invert complex gate. Universität Hamburg, abgerufen am 12. Februar 2024.